[반도체] DRAM, NAND, 비메모리의 기초 개념, 기술 발전 이해하기 (2)

 

 

신한금융투자_반도체_200902

 

Tech를 이해해야 전략이 보인다

 

 

 

 

 

 

 

1편을 못 보신 분들을 1편을 보고 오세요!

 

 

 

---

 

 

 

② NAND 반도체 기술 변화

 

NAND와 DRAM은 기본적인 Migration의 방식이 다릅니다. DRAM은 단순히 칩의 크기를 줄이는 방식으로 가고 있고(nm싸움) NAND 같은 경우는 칩의 크기를 줄이는 것이 아닌 칩을 높게 쌓는 방식으로 Migration을 하고 있습니다. DRAM이 2D라면 NAND는 3차원적으로 쌓는 것이기 때문에 이를 3D NAND Stacking이라고 부릅니다. 그렇기에 NAND 자체는 아직 초미세화 단계의 크기가 아니라서 EUV는 공정에서 필요가 없습니다.

 

3D NAND의 원가를 결정하는 가장 중요한 요소는 1) 적층 단수 (얼마나 높게 쌓았는지)입니다. 그런데 NAND 업체들의 적층 단수는 크게 차이가 없습니다. 다른 원가 요소로는 2) Step 수와 3) 수율 등이 있습니다. 수율이란 하나의 Wafer에서 반도체 칩이 불량을 제외하고 몇 개가 나오느냐입니다. 수율은 대부분 다 높은 수준으로 유지가 되니 사실상  NAND 업체들 간 수익성 격차는 Step 수에서 결정되고 있다고 생각하면 됩니다. Step 수란 생산 공정에 필요한 단계를 말합니다. 이러한 Step 수 차이는 Single Stack(Single - Tier)이냐 Double Stack(Double - Tier)이냐에 따라 결정됩니다. Stack은 몇 개의 기둥으로 쌓을 것인지를 의미합니다. 아래 그림을 봅시다.

 

 

 

 

 

 

 

같은 64단을 쌓아도 이것을 한 번에 쌓느냐(64단 x 1), 두 번에 쌓느냐(32단 x 2)에 따라 공정에 필요한 Step 수가 달라집니다. Single Stack이 Double Stack보다 필요한 Step 수가 적어, 동일 적층 단수에서 20-30% 원가가 낮은 것으로 알려져 있습니다. 따라서 NAND 업체의 기술력은 누가 더 '한 번에',  '얼마나 높게' 쌓느냐입니다. 높게 올릴수록 칩의 불량률이 높아지기 때문에 이를 위해선 고도의 기술력이 필요합니다.

 

삼성전자는 128단(V6) 공정 3D NAND 양산을 준비 중입니다. 업계에 따르면 삼성전자는 128단까지 Single Stack을 적용하고, V7부터 Double Stack을 적용할 계획입니다. 도시바가 92단, SK하이닉스가 72단, 마이크론이 64단부터 Double Stack을 어쩔 수 없이 선택한 것과 비교하면, 삼성전자의 3D NAND 공정 기술력은 가히 압도적인 것으로 평가됩니다. (지금은 마이크론이 바싹 추격해오고 있는 형국이라 엄청 압도적인 건 아닌 것 같습니다ㅜ)

 

이렇듯 DRAM에서와 마찬가지로 NAND에서도 Migration에 따른 기술력이 요구되는 상황이라 공급 제약이 계속 심화될 것이란 전망입니다.

 

 

 

 

③ 비메모리 반도체 기술 변화

 

비메모리 시장은 전통적으로 인텔 진영(IDM)과 비인텔 진영(팹리스, 파운드리 분업)으로 나눠집니다. 2010년 초반부터 인텔이 지지부진하면서 인텔을 제외한 비메모리 팹리스 업체들과 파운드리 업체들이 급격하게 성장하기 시작했습니다.

 

비메모리 기술의 발전 방향은 DRAM과 마찬가지로 크기를 줄이는 싸움으로 가고 있습니다. 따라서 비메모리에서도 특정 크기부터는 EUV가 필요합니다. 삼성전자는 7nm부터 EUV 적용을 시작했고, TSMC는 5nm부터 EUV를 쓰기 시작했습니다. 

 

 

 

 

TSMC는 5nm부터, 삼성전자는 7nm부터 EUV도입

 

 

 

 

비메모리는 DRAM보다 Migration이 더 많이 진행되어서 이제 3nm도 바라보고 있는 상황입니다. 허나 반도체가 이 정도로 작아지게 되면 EUV로 아무리 정교하게 만들어도 누설 전류가 발생하여 Short Channel Effect라는 것이 발생합니다. (전자를 절연체로 가둬 놓아도 절연체 자체가 너무 짧아서 그냥 통과해버리는 현상)

 

현재까지 파운드리 업체들은 FinFET 공정을 적용하여 비메모리 반도체를 만들어 왔습니다. 하지만 이처럼 4nm 미만 선폭에서는 FinFET이 구조적인 한계에 봉착합니다. 그래서 파운드리 업체들은 GAA(Gate All Around) 공정을 적용할 전망입니다. 삼성전자는 3nm 선폭부터, TSMC는 3nm 또는 2nm부터 GAA 공정을 적용할 계획에 있습니다. 

 

 

 

FinFET vs GAAFET

 

 

보시는 것처럼 GAA는 Fin보다 전자가 이동하는 길(파란색 공간 사이 회색)에 Gate(보라색)가 접촉하는 면적이 훨씬 넓습니다. 반도체가 작아짐으로 인해 회색 길 사이로 전자가 통과하는 것이 문제였는데 이를 공간적으로 접촉면적을 늘려 해결하는 방식입니다. Fin 보다 GAA가 훨씬 공정 난도가 높기 때문에 파운드리 진입 장벽은 더더욱 높아질 것으로 예상됩니다.

 

 

정리하면 비메모리 반도체 파운드리 Migration의 특징은 EUV의 도입 본격화와 Fin에서 GAA로의 공정 변화를 꼽을 수 있겠습니다. 

 

 

 

---

 

 

3편에서 후공정 부분을 다루도록 하겠습니다.

 

 

[공부용리포트] 반도체 투자 처음이라면 꼭 알아야될 기본 개념 정리 - (3) 후공정 (tistory.com)

[공부용리포트] 반도체 투자 처음이라면 꼭 알아야될 기본 개념 정리 - (3) 후공정

>>3편<<

 

 

[공부용리포트] 반도체 투자 처음이라면 꼭 알아야될 기본 개념 정리 - (1) (tistory.com)

[공부용리포트] 반도체 투자 처음이라면 꼭 알아야될 기본 개념 정리 - (1)

>>1편<<

 

 

 

 

반도체_200902_Tech를 이해해야 전략이 보인다.pdf

9.59MB